实验三、基本门电路及触发器 电子版实验报告

基门电路触发器实验





实验目

1．解TTL门电路原理性方法验证基门电路逻辑功
2．验证D触发器JK触发器逻辑功

二实验容

（）验证门电路逻辑关系
1 非门（00）实现门逻辑关系：FAB
2 异门（86）：
3 全加器（0086）：

（二）验证触发器逻辑关系
1．D触发器置位端复位端功测试
2．JK触发器置位端复位端功测试
3．DJK触发器功测试








图31 JK触发器(74LS112)D触发器(74LS74)
三实验原理图










图32门电路 图33异门电路 图34 全加器电路

四实验结果数处理

1． 直接实验原理图标记芯片引脚

2． 写出实验结果

（1）门异门实验结果表（数字万表测量高低电10电压值）

输入
门
异门
A
B
F
Uo（V）
F
0
0
0
0205
0
0
1
0
0205
1
1
0
0
0205
1
1
1
1
3498
0

（2）全加器实验结果表

Ai
Bi
Ci
Si
Ci+1
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1

（4）D触发器功测试

输入端
输出原态
输出次态


D
Qn
Qn+1
0
1
*
*
1
1
0
*
*
0
1
1
0
0
0
1
1
1
0
1
1
1
0
1
0
1
1
1
1
1





（5）JK触发器功测试

输入端
输出原态
输出次态


J
K
Qn
Qn+1
0
1
*
*
*
1
1
0
*
*
*
0
1
1
0
0
0
0
1
1
0
1
0
0
1
1
1
0
0
1
1
1
1
1
0
1
1
1
0
0
1
1
1
1
0
1
1
0
1
1
1
0
1
1
1
1
1
1
1
0



五思考题
1．实验非门门中输入端处理
答：非门中输入端应接高电门中输入端输入端接起者接

2．果非门输入端接时钟余输入端应什状态时允许脉通
答：余输入端均高电时允许脉通


3．JK触发器Qn0时果时钟脉CP触发器处1态JK两端应预先分什状态？
答：J端预先1K端预先0
者JK两端预先1


4．JK触发器D触发器触发边
答：JK触发器降触发D触发器升触发
文档香网(httpswwwxiangdangnet)户传

《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档